18luck网站

18luck网站電子設計 | 18luck网站Rss 2.0 會員中心 會員注冊
搜索: 您現在的位置: 18luck网站 >> 18luck平台 >> 嵌入式係統 >> ARM >> 正文

ARM處理器異常模式

作者:佚名    文章來源:本站原創    點擊數:    更新時間:2017-9-7
關於“進入異常”:在異常發生後,ARM7TDMI內核會作以下工作:
     1.在適當的LR中保存下一條指令的地址,當異常入口來自:
     ARM狀態,那麽ARM7TDMI將當前指令地址加4或加8複製(取決於異常的類型)到LR中;
     為Thumb狀態,那麽ARM7TDMI將當前指令地址加4或加8 (取決於異常的類型)複製到LR中;異常處理器程序不必確定狀態。
     2.將CPSR複製到適當的SPSR中;
     3. 將CPSR模式位強製設置為與異常類型相對應的值;
     4.強製PC從相關的異常向量處取指。
     ARM7TDMI內核在中斷異常時置位中斷禁止標誌,這樣可以防止不受控製的異常嵌套。
     注:異常總是在ARM狀態中進行處理。當處理器處於Thumb狀態時發生了異常,在異常向量地址裝入PC時,會自動切換到ARM狀態。
     關於“退出異常”:當異常結束時,異常處理程序必須:
     1.將LR中的值減去偏移量後存入PC,偏移量根據異常的類型而有所不同;
     2.將SPSR的值複製回CPSR;
     3.清零在入口置位的中斷禁止標誌。
     注:恢複CPSR的動作會將T、F和I位自動恢複為異常發生前的值。
     下麵利用,圖示來演示“進入異常”過程:
     1. 程序在係統模式下運行用戶程序,假定當前處理器狀態為Thumb狀態、允許IRQ中斷;
     2. 用戶程序運行時發生IRQ中斷,硬件完成以下動作:
     (1)將CPSR寄存器內容存入IRQ模式的SPSR寄存器
     (2)置位I位(禁止IRQ中斷)
     (3)清零T位(進入ARM狀態)
     (4)設置MOD位,切換處理器模式至IRQ模式
     (5)將下一條指令的地址存入IRQ模式的LR寄存器
     (6)將跳轉地址存入PC,實現跳轉 
     圖示“退出異常”過程:
     在異常處理結束後,異常處理程序完成以下動作:
     (1)將SPSR寄存器的值複製回CPSR寄存器;
     (2)將LR寄存的值減去一個常量後複製到PC寄存器,跳轉到被中斷的用戶程序。

     下麵講講“快速中斷請求”:快速中斷請求(FIQ)適用於(yu) 對一個(ge) 突發事件的快速響應,這得益於(yu) 在ARM狀態中,快中斷模式有8個(ge) 專(zhuan) 用的寄存器可用來滿足寄存器保護的需要(這可以加速上下文切換的速度)。
     不管異常入口是來自ARM狀態還是Thumb狀態,FIQ處理程序都會(hui) 通過執行下麵的指令從(cong) 中斷返回: SUBS PC,R14_fiq,#4
     在一個(ge) 特權模式中,可以通過置位CPSR中的F位來禁止FIQ異常。
關(guan) 於(yu) “中斷請求”:中斷請求(IRQ)異常是一個(ge) 由nIRQ輸入端的低電平所產(chan) 生的正常中斷(在 具體(ti) 的芯片中,nIRQ由片內(nei) 外設拉低,nIRQ是內(nei) 核的一個(ge) 信號,對用戶不可見)。IRQ的優(you) 先級 低於(yu) FIQ。對於(yu) FIQ序列它是被屏蔽的。任何時候在一個(ge) 特權模式下,都可通過置位CPSR中的I 位來禁止IRQ。
     不管異常入口是來自ARM狀態還是Thumb狀態,FIQ處理程序都會(hui) 通過執行下麵的指令從(cong) 中斷返回: SUBS PC,R14_fiq,#4
     關(guan) 於(yu) “中止”:中止發生在對存儲(chu) 器的訪問不能完成時,中止包含兩(liang) 種類型:
     (1)預取中止:發生在指令預取過程中
     (2)數據中止:發生在對數據訪問時
     中止——預取指中止:當發生預取中止時,ARM7TDMI內(nei) 核將預取的指令標記為(wei) 無效,但在指 令到達流水線的執行階段時才進入異常。如果指令在流水線中因為(wei) 發生分支而沒有被執行,中止將不會(hui) 發生。在處理中止的原因之後,不管處於(yu) 哪種處理器操作狀態,處理程序都會(hui) 執行下麵的指令恢複PC和CPSR並重試被中止的指令: SUBS PC,R14_abt,#4
     中止——數據中止:當發生數據中止後,根據產(chan) 生數據中止的指令類型作出不同的處理:
     (1)數據轉移指令(LDR、STR)回寫(xie) 到被修改的基址寄存器。中止處理程序必須注意這一點;
     (2)交換指令(SWP)中止好像沒有被執行過一樣(中止必須發生在SWP指令進行讀訪問時);
     (3)塊數據轉移指令(LDM,STM)完成。 當回寫(xie) 被設置時,基址寄存器被更新。在指示出現中止後,ARM7TDMI內(nei) 核防止所有寄存器被覆蓋。這意味著ARM7TDMI內(nei) 核總是會(hui) 保護被中止的LDM指令中的R15(總是最後一個(ge) 被轉移的寄存器)。
     在修複產(chan) 生中止的原因後,不管處於(yu) 哪種處理器操作狀態,處理程序都必須執行下麵的返回指令 : SUBS PC,R14_abt,#8
     關(guan) 於(yu) “軟件中斷指令”:使用軟件中斷(SWI)指令可以進入管理模式,通常用於(yu) 請求一個(ge) 特定的管理函數。SWI處理程序通過執行下麵的指令返回: MOVS PC,R14_svc
     這個(ge) 動作恢複了PC和CPSR並返回到SWI之後的指令。SWI處理程序讀取操作碼以提取SWI函數編號。
     關(guan) 於(yu) “未定義(yi) 的指令”:當ARM7TDMI處理器遇到一條自己和係統內(nei) 任何協處理器都無法處理的指令時,ARM7TDMI內(nei) 核執行未定義(yi) 指令陷阱。軟件可使用這一機製通過模擬未定義(yi) 的協處理器指令來擴展ARM指令集。
     注:ARM7TDMI處理器完全遵循ARM結構v4T,可以捕獲所有分類未被定義(yi) 的指令位格式。在模擬處理了失敗的指令後,陷阱程序執行下麵的指令:MOVS PC,R14_svc
     這個(ge) 動作恢複了PC和CPSR並返回到未定義(yi) 指令之後的指令。  

      ARM處理器異常模式

     關於“異常優先級”:當多個異常同時發生時,一個固定的優先級係統決定它們被處理的順序:
   
     注意:(1)未定義的指令和SWI異常互斥。因為同一條指令不能既是未定義的,又能產生有效的軟件中斷;
     (2)當FIQ使能,並且FIQ和數據中止異常同時發生時,ARM7TDMI內核首先進入數據中止處理程序,然後立即跳轉到FIQ向量。在FIQ處理結束後返回到數據中止處理程序。數據中止的優先級必須高於FIQ以確保數據轉移錯誤不會被漏過。
Tags:ARM處理器,異常模式  
責任編輯:admin
  • 上一篇文章:
  • 下一篇文章: 沒有了
  • 相關文章列表
    沒有相關文章
    請文明參與討論,禁止漫罵攻擊,不要惡意評論、違禁詞語。 昵稱:
    1分 2分 3分 4分 5分

    還可以輸入 200 個字
    [ 查看全部 ] 網友評論
    關於我們 - 聯係我們 - 廣告服務 - 友情鏈接 - 網站地圖 - 版權聲明 - 在線幫助 - 文章列表
    返回頂部
    刷新頁麵
    下到頁底
    晶體管查詢