本文設計的開關(guan) 電源將作為(wei) 智能儀(yi) 表的電源，最大功率為(wei) 10 W。為(wei) 了減少PCB的數量和智能儀(yi) 表的體(ti) 積，要求電源尺寸盡量小並能將電源部分與(yu) 儀(yi) 表主控部分做在同一個(ge) PCB上。

考慮10W的功率以及小體(ti) 積的因素，電路選用單端反激電路。單端反激電路的特點是：電路簡單、體(ti) 積小巧且成本低。單端反激電路由輸入濾波電路、脈寬調製電路、功率傳(chuan) 遞電路(由開關(guan) 管和變壓器組成)、輸出整流濾波電路、誤差檢測電路(由芯片TL431及周圍元件組成)及信號傳(chuan) 遞電路(由隔離光耦及電阻組成)等組成。本電源設計成表麵貼裝的模塊電源，其具體(ti) 參數要求如下：

輸出最大功率：10W

輸入交流電壓：85～265V

輸出直流電壓／電流：+5V，500mA；+12V，150mA；+24V，100mA

紋波電壓：≤120mV

單端反激式開關(guan) 電源的控製原理

所謂單端是指TOPSwitch-II係列器件隻有一個(ge) 脈衝(chong) 調製信號功率輸出端一漏極D。反激式則指當功率MOSFET導通時，就將電能儲(chu) 存在高頻變壓器的初級繞組上，僅(jin) 當MOSFET關(guan) 斷時，才向次級輸送電能，由於(yu) 開關(guan) 頻率高達100kHz，使得高頻變壓器能夠快速存儲(chu) 、釋放能量，經高頻整流濾波後即可獲得直流連續輸出。這也是反激式電路的基本工作原理。而反饋回路通過控製TOPSwitch器件控製端的電流來調節占空比，以達到穩壓的目的。

TOPSwitch-Ⅱ係列芯片選型及介紹

TOPSwitch-Ⅱ係列芯片的漏極(D)與(yu) 內(nei) 部功率開關(guan) 器件MOSFET相連，外部通過負載電感與(yu) 主電源相連，在啟動狀態下通過內(nei) 部開關(guan) 式高壓電源提供內(nei) 部偏置電流，並設有電流檢測。控製極(C)用於(yu) 占空比控製的誤差放大器和反饋電流的輸入引腳，與(yu) 內(nei) 部並聯穩壓器連接，提供正常工作時的內(nei) 部偏置電流，同時也是提供旁路、自動重起和補償(chang) 功能的電容連接點。源極(S)與(yu) 高壓功率回路的MOSFET的源極相連，兼做初級電路的公共點與(yu) 參考點。內(nei) 部輸出極MOSFET的占空比隨控製引腳電流的增加而線性下降，控製電壓的典型值為(wei) 5.7 V，極限電壓為(wei) 9 V，控製端最大允許電流為(wei) 100 mA。

在設計時還對閾值電壓采取了溫度補償(chang) 措施，以消除因漏源導通電阻隨溫度變化而引起的漏極電流變化。當芯片結溫大於(yu) 135℃時，過熱保護電路就輸出高電平，關(guan) 斷輸出極。此時控製電壓Vc進入滯後調節模式，Vc端波形也變成幅度為(wei) 4.7V～5.7V的鋸齒波．若要重新啟動電路，需斷電後再接通電路開關(guan) ，或者將Vc降至3.3V以下，再利用上電複位電路將內(nei) 部觸發器置零，使MOSFET恢複正常工作。

采用TOPSwitch-Ⅱ係列設計單片開關(guan) 電源時所需外接元器件少，而且器件對電路板布局以及輸入總線瞬變的敏感性大大減少，故設計十分方便，性能穩定，性價(jia) 比更高。

對於(yu) 芯片的選擇主要考慮輸入電壓和功率。由設計要求可知，輸入電壓為(wei) 寬範圍輸入，輸出功率不大於(yu) 10W，故選擇TOP222G。

電路設計

本開關(guan) 電源的原理圖如圖1所示。
 


電源主電路為(wei) 反激式，C1、L1、C2，接在交流電源進線端，用於(yu) 濾除電網幹擾，C5接在高壓和地之間，用於(yu) 濾除高頻變壓器初、次級後和電容產(chan) 生的共模幹擾，在國際標準中被稱為(wei) "Y電容"。C1跟C5都稱作安全電容，但C1專(zhuan) 門濾除電網線之間的串模幹擾，被稱為(wei) "X電容"。

為(wei) 承受可能從(cong) 電網線竄入的電擊，可在交流端並聯一個(ge) 標稱電壓u1mA為(wei) 275V的壓敏電阻VSR。

鑒於(yu) 在功率MOSFET關(guan) 斷的瞬間，高頻變壓器的漏感產(chan) 生尖峰電壓UL，另外，在原邊上會(hui) 產(chan) 生感應反向電動勢UOR，二者疊加在直流輸入電壓上。典型的情況下，交流輸入電壓經整流橋整流後，其最高電壓UImax=380V，UL≈165V，UOR=135V，貝UOR+UL+UOR≈680V。這就要求功率MOSFET至少能承受700V的高壓，同時還必須在漏極增加鉗位電路，用以吸收尖峰電壓，保護TOP222G中的功率MOSFET。本電源的鉗位電路由D2、D3組成。其中D2為(wei) 瞬態電壓抑製器(TVS)P6KE200，D3為(wei) 超快恢複二極管UF4005。當MOSFET導通時，原邊電壓上端為(wei) 正，下端為(wei) 負，使得D3截止，鉗位電路不起作用。在MOSFET截止瞬間，原邊電壓變為(wei) 下端為(wei) 正，上端為(wei) 負，此時D1導通，電壓被限製在200V左右。

輸出環節設計

以+5V輸出環節為(wei) 例，次級線圈上的高頻電壓經過UF5401型100V／3A的超快恢複二極管D7，由於(yu) +5V輸出功率相對較大，於(yu) 是增加了後級LC濾波器，以減少輸出紋波電壓。濾波電感L2選用被稱作"磁珠"的3.3μH穿心電感，可濾除D7在反向恢複過程中產(chan) 生的開關(guan) 噪聲。

對於(yu) 其他兩(liang) 路輸出，隻需在輸出端分別加上濾波電容。其中R3、R4分別為(wei) 輸出的假負載，它們(men) 能降低各自輸出端的空載和輕載電壓。

反饋環節設計

反饋同路主要由PC817和TL431及若幹電容、電阻構成。其中U2為(wei) TL431，它為(wei) 可調試精密並聯穩壓器，利用電阻R5、R6分壓獲得基準電壓值。通過調節R5、R6的值可以調節輸出電壓的穩壓值。C8為(wei) TL431的頻率補償(chang) 電容，可以提高TL43l的瞬態頻率響應。C7為(wei) 軟啟動電容，取C7=22μF時可增加4ms的軟啟動時間，在加上TOP222G本身已有的10ms軟啟動時間，則總共為(wei) 14ms。

U3為(wei) PC817型線性光耦合器，其電流傳(chuan) 輸比(CTR)範圍為(wei) 80％～160％，，能夠較好地滿足反饋回路的設計要求，而目前國內(nei) 常用的4N25、4N26屬於(yu) 非線性光耦合器，不宜采用。反饋繞組上產(chan) 生的電壓經D4、C9整流濾波，獲得非隔離式+12V輸出，為(wei) PC817接收管的集電極供電。由於(yu) 反饋繞組輸出電流較小，次級采用D4矽高速開關(guan) 管1N4148。光耦PC817能將+5V輸出與(yu) 電網隔離，其發射極電流送至TOP222G的控製端，用來調節占空比。

C3為(wei) 控製端旁路電容，它能對控製回路進行補償(chang) 並設定自動重啟頻率。當C3=47μF時，自動重啟頻率為(wei) 1.2Hz，即每隔0.83s檢測一次調節失控故障是否已經被排除，若確認已被排除，就自動重啟開關(guan) 電源恢複正常工作。

R2為(wei) PC817中LED的外部限流電阻。實際上除了限流保護作用外，他對控製回路的增益也具有重要影響。當R2改變時，會(hui) 依次影響到下列參數值：IF→IC→D→UO，也就相當於(yu) 改變了控製回路的電流放大倍數。

下麵簡要分析一下反饋回路實現穩壓的工作原理。當輸出電壓UO發生波動且變化量為(wei) UO時，通過取樣電阻R5、R6分壓後，就使TL431的輸出電壓UK也產(chan) 生相應的變化，進而使PC817中LED的工作電流IF改變，最後通過控製端電流IC的變化量來調節占空比D，使UO產(chan) 生相反的變化，從(cong) 而抵消UO的波動。上述穩壓過程可歸納為(wei) ：

UO ↑→UK ↓→IF ↑→IC ↑→D ↓→UO↓→最終使UO不變。

其餘(yu) 各路輸出未加反饋，輸出電壓均由高頻變壓器的匝數來確定。
變壓器設計

變壓器的設計是整個(ge) 電源設計的關(guan) 鍵，它的好壞直接影響電源性能。

磁芯及骨架的確定

由於(yu) 本文選用漆包線繞製，而且EE型磁芯的價(jia) 格低廉，磁損耗低且適應性強，故選擇EE22，其磁芯長度A=22mm。從(cong) 廠家提供的磁芯產(chan) 品手冊(ce) 中可查得磁芯有效橫截麵積SJ=0.41cm2，有效磁路長度1=3.96cm，磁芯等效電感AL=2.4μH／匝2，骨架寬度b=8.43mm。

確定最大占空比Dmax

根據公式：
  


其中，UOR=135V，直流輸入最小電壓值UImin=90V，MOSFET的漏-源導通電壓UDS(ON)=10V，代入上式得：Dmax=64.3％，接近典型值67％。Dmax隨著輸入電壓的升高而減小。

計算初級線圈中的電流

輸入電流的平均值IAVG為(wei) ：
  

初級峰值電流IP為(wei) ：
 
 


其中，KRP為(wei) 初級紋波電流IR與(yu) 初級峰值電流IP的比值，當電壓為(wei) 寬範圍輸入時，可取0.9。將Dmax=64.3％代入得，IP=0.518A。

確定初級繞組電感LP
 


其中，損耗分配係數Z=0.5，IP=0.518A，KRP=0.4，PO=10W，代入得：LP≈1265μH。

確定繞組繞製方法

並計算各繞組的匝數

初級繞組的匝數NP可以通過下式計算：
 


其中，磁芯截麵積SJ=0.41cm2，磁芯最大磁通密度BM=60，IP=0.518A，LP≈1265μH，代入可得NP=26.6，實取30匝。

次級繞組采用堆疊式繞法，這也是變壓器生產(chan) 廠家經常采用的方法，其特點是由5V繞組給12V繞組提供部分匝數，而24V繞組中則包含了5V、12V的繞組和新增加的匝數。堆疊式繞法技術先進，不僅(jin) 可以節省導線，減小線圈體(ti) 積，還可以增加繞組之間的互感量，加強耦合程度。以本電源為(wei) 例，當5V輸出滿載而12V和24V輸出輕載時，由於(yu) 5V繞組兼作12V、24V繞組的一部分，因此能減小這些繞組的漏感，可以避免因漏感使12V、24V輸出電路中的濾波電容被尖峰電壓充電到峰值，即產(chan) 生所謂的峰值充電效應，從(cong) 而引起輸出電壓不穩定。這裏將5V繞組作為(wei) 次級的始端。

對於(yu) 多輸出高頻變壓器，各輸出繞組的匝數可以取相同的每伏匝數。每伏匝數nO可以由下式確定：
 


其單位是匝／VO將NS取5匝，UO1=5V，UF1=0.4V(肖特基整流管導通壓降)代入上式得到nO=0.925匝／V。

對於(yu) 24V輸出，已知UO2=24V，UF2=0.4V，則該路輸出繞組匝數為(wei) NS2=0.925 匝／V×(24V十0.4V)=22.57匝，實取22匝。

對於(yu) 12V輸出，已知UO3=12V，UF2=0.4V，則該路輸出繞組匝數為(wei) NS2=0.925匝／V ×(12V+0.4V)=11.47匝，實取11匝。

對於(yu) 反饋繞組，已知UF=12V，UF3=0.7V(矽快速恢複整流二極管導通壓降)，則該路輸出繞組匝數為(wei) NS2=0.925匝／V×(12V+0.4V)=11.47匝，實取11匝。

確定初／次級導線的內(nei) 徑

首先根據初級層數d、骨架寬度b和安全邊距M，利用下式計算有效骨架寬度bE(單位是mm)：

bE=d(b-2M) (7)

將d=2，b=8.43mm，M=0代入上式可得bE=16.86mm。

利用下式計算初級導線的外徑(帶絕緣層)DPM：

DPM=bE／NP (8)

將bE=16.86mm，NP=78匝代人得DPM=0.31mm，扣除漆皮厚度，裸導線內(nei) 徑DPM=0.26mm。與(yu) 直徑0.26mm接近的公製線規為(wei) 0.28mm，比0.26mm略粗完全可以滿足要求，而0.25mm的公製線規稍細，不宜選用。而次級繞組選用與(yu) 初級相同的導線，根據電流的大小，采用多股並繞的方法繞製。

試驗數據

該開關(guan) 電源的輸人特性數據見表1，在u=85～245V的寬範圍內(nei) 變化時，主路輸出UO1=5V(負載為(wei) 65Ω)的電壓調整率SV=±0.2％，輸出紋波電壓最大值約為(wei) 67mV；輔助輸出UO2=24V(負載為(wei) 250Ω)，輸出紋波電壓最大值約為(wei) 98mV；輔助輸出UO3=12V(負載為(wei) 100Q)，輸出紋波電壓最大值約為(wei) 84mV。