圖中CI,C2這兩(liang) 個(ge) 電容就叫晶振的負載電容，分別接在晶振的兩(liang) 個(ge) 腳上和對地的電容，一般在幾十皮法。它會(hui) 影響到晶振的諧振頻率和輸出幅度，一般訂購晶振時候供貨方會(hui) 問你負載電容是多少。

晶振的負載電容=[(Cd*Cg)/(Cd Cg)] Cic △C

式中Cd,Cg為(wei) 分別接在晶振的兩(liang) 個(ge) 腳上和對地的電容,Cic（集成電路內(nei) 部電容） △C（PCB上電容）經驗值為(wei) 3至5pf。因此，晶振的數據表中規定12pF的有效負載電容要求在每個(ge) 引腳XIN 與(yu) XOUT上具有22pF（2 * 12pF = 24pF = 22pF 2pF 寄生電容）。 兩(liang) 邊電容為(wei) Cg,Cd,負載電容為(wei) Cl, cl=cg*cd/(cg cd) a

就是說負載電容15pf的話，兩(liang) 邊兩(liang) 個(ge) 接27pf的差不多了，

各種邏輯芯片的晶振引腳可以等效為(wei) 電容三點式振蕩器。晶振引腳的內(nei) 部通常是一個(ge) 反相器, 或者是奇數個(ge) 反相器串聯。在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個(ge) 電阻連接, 對於(yu) CMOS 芯片通常是數 M 到數十M 歐之間. 很多芯片的引腳內(nei) 部已經包含了這個(ge) 電阻, 引腳外部就不用接了。這個(ge) 電阻是為(wei) 了使反相器在振蕩初始時處於(yu) 線性狀態, 反相器就如同一個(ge) 有很大增益的放大器, 以便於(yu) 起振. 石英晶體(ti) 也連接在晶振引腳的輸入和輸出之間, 等效為(wei) 一個(ge) 並聯諧振回路, 振蕩頻率應該是石英晶體(ti) 的並聯諧振頻率. 晶體(ti) 旁邊的兩(liang) 個(ge) 電容接地, 實際上就是電容三點式電路的分壓電容, 接地點就是分壓點. 以接地點即分壓點為(wei) 參考點, 振蕩引腳的輸入和輸出是反相的, 但從(cong) 並聯諧振回路即石英晶體(ti) 兩(liang) 端來看, 形成一個(ge) 正反饋以保證電路持續振蕩. 在芯片設計時, 這兩(liang) 個(ge) 電容就已經形成了, 一般是兩(liang) 個(ge) 的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率範圍. 外接時大約是數 PF 到數十 PF, 依頻率和石英晶體(ti) 的特性而定. 需要注意的是: 這兩(liang) 個(ge) 電容串聯的值是並聯在諧振回路上的, 會(hui) 影響振蕩頻率. 當兩(liang) 個(ge) 電容量相等時, 反饋係數是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量. . 一般芯片的 Data sheet 上會(hui) 有說明。

另：

1.匹配電容-----負載電容是指晶振要正常震蕩所需要的電容。一般外接電容，是為(wei) 了使晶振兩(liang) 端的等效電容等於(yu) 或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。一般晶振兩(liang) 端所接電容是所要求的負載電容的兩(liang) 倍。這樣並聯起來就接近負載電容了。

2．負載電容是指在電路中跨接晶體(ti) 兩(liang) 端的總的外界有效電容。他是一個(ge) 測試條件，也是一個(ge) 使用條件。應用時一般在給出負載電容值附近調整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。

3．一般情況下，增大負載電容會(hui) 使振蕩頻率下降，而減小負載電容會(hui) 使振蕩頻率升高

4．負載電容是指晶振的兩(liang) 條引線連接IC塊內(nei) 部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負載頻率不同決(jue) 定振蕩器的振蕩頻率不同。標稱頻率相同的晶振，負載電容不一定相同。因為(wei) 石英晶體(ti) 振蕩器有兩(liang) 個(ge) 諧振頻率，一個(ge) 是串聯揩振晶振的低負載電容晶振：另一個(ge) 為(wei) 並聯揩振晶振的高負載電容晶振。所以，標稱頻率相同的晶振互換時還必須要求負載電容一至，不能冒然互換，否則會(hui) 造成電器工作不正常。