上拉電阻就是讓它在沒有輸出的情況下，保持高電位，並且不出現漂移現象。在有輸出的情況下，由於上拉電阻相對輸入電路來說，阻值很大，這樣在電阻兩端形成穩定電壓後，就會有輸出。 
他是怕你plc沒有準確的輸出，這是根據電路需要設計的，主要目的是為了防止幹擾，增加電路的穩定性。
對於正邏輯的PLC（即24V的負極接PLC輸入側的COM）用集電極開路NPN輸出型的編碼器，隻加上拉電阻是不行的，原因為：編碼器輸出為1時（即編碼器內的晶體管截止），雖然能提供+24V電源電壓給PLC的輸入端，但集電極的負載電阻（R1）串在其中，使PLC輸入點的電壓變小：其輸入電壓 UI0.0 = 24×Rf/(R1+Rf), 即輸入給I0.0的脈衝的電壓幅度低於24V,不能使PLC內部計數器可靠計數。最好采用下右圖電路：用一PNP晶體管G3，其發射極接+24V，集電極接I0.0輸入端，基極串接一隻10K 電阻接編碼器的輸出端。這樣連接PLC就可正常工作。

 
上拉電阻就是把不確定的信號通過一個(ge) 電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的信號鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。
上拉電阻：
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於(yu) COMS電路的最低高電平（一般為(wei) 3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，才能使用。
3、為(wei) 加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS芯片上，為(wei) 了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chan) 生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從(cong) 而提高芯片輸入信號的噪聲容限增強抗幹擾能力。
6、提高總線的抗電磁幹擾能力。管腳懸空就比較容易接受外界的電磁幹擾。
7、長線傳(chuan) 輸中電阻不匹配容易引起反射波幹擾，加上下拉電阻是電阻匹配，有效的抑製反射波幹擾。
上拉電阻阻值的選擇原則包括:
1、從(cong) 節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從(cong) 確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於(yu) 高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
　　以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
　　對上拉電阻和下拉電阻的選擇應結合開關(guan) 管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個(ge) 因素：
1． 驅動能力與(yu) 功耗的平衡。以上拉電阻為(wei) 例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩(liang) 者之間的均衡。
2． 下級電路的驅動需求。同樣以上拉電阻為(wei) 例，當輸出高電平時，開關(guan) 管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門檻電平會(hui) 有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為(wei) 例，當輸出低電平時，開關(guan) 管導通，上拉電阻和開關(guan) 管導通電阻分壓值應確保在零電平門檻之下。
4． 頻率特性。以上拉電阻為(wei) 例，上拉電阻和開關(guan) 管漏源級之間的電容和下級電路之間的輸入電容會(hui) 形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方麵的需求。
　　下拉電阻的設定的原則和上拉電阻是一樣的。
　　OC門輸出高電平時是一個(ge) 高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大於(yu) 100uA,設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為(wei) 0.8V(低於(yu) 此值為(wei) 低電平)；2V(高電平門限值)。
選上拉電阻時：
　　500uA x 8.4K= 4.2即選大於(yu) 8.4K時輸出端能下拉至0.8V以下，此為(wei) 最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於(yu) 0.8V即可。 PLC
　　當輸出高電平時，忽略管子的漏電流，兩(liang) 輸入口需200uA
200uA x15K=3V即上拉電阻壓降為(wei) 3V，輸出口可達到2V，此阻值為(wei) 最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考
74HC係列.
　　設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅(jin) 僅(jin) 是原理，一句話概括為(wei) ：輸出高電平時要喂飽後麵的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘(yu) 的電流喂給了級聯的輸入口，高於(yu) 低電平門限值就不可靠了）
　　在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
1. 電阻作用：
接電組就是為(wei) 了防止輸入端懸空
減弱外部電流對芯片產(chan) 生的幹擾
保護cmos內(nei) 的保護二極管,一般電流不大於(yu) 10mA
上拉和下拉、限流
1. 改變電平的電位，常用在TTL-CMOS匹配
2. 在引腳懸空時有確定的狀態
3.增加高電平輸出時的驅動能力。
4、為(wei) OC門提供電流