噪聲是模擬電路設計的一個(ge) 核心問題，它會(hui) 直接影響能從(cong) 測量中提取的信息量，以及獲得所需信息的經濟成本。遺憾的是，關(guan) 於(yu) 噪聲有許多混淆和誤導信息，可能導致性能不佳、高成本的過度設計或資源使用效率低下。

本文闡述關(guan) 於(yu) 模擬設計中噪聲分析的11個(ge) 由來已久的誤區。

1. 降低電路中的電阻值總是能改善噪聲性能

噪聲電壓隨著電阻值提高而增加，二者之間的關(guan) 係已廣為(wei) 人 知，可以用約翰遜噪聲等式來描述：erms = √4kTRB，其中erms為(wei) 均方根電壓噪聲，k為(wei) 玻爾茲(zi) 曼常數，T為(wei) 溫度（單位為(wei) K），R為(wei) 電阻值，B為(wei) 帶寬。這讓許多工程師得出結論：為(wei) 了降低噪聲，應當降低電阻值。雖然這常常是正確的，但不應就此認定它是普遍真理，因為(wei) 在有些例子中，較大的電阻反而能夠改善噪聲性能。舉(ju) 例來說，在大多數情況下，測量電流的方法是讓 它通過一個(ge) 電阻，然後測量所得到的電壓。根據歐姆定律V = I ×R，產(chan) 生的電壓與(yu) 電阻值成正比，但正如上式所示，電阻的約翰遜噪聲與(yu) 電阻值的平方根成正比。由於(yu) 這個(ge) 關(guan) 係，電阻值每提高一倍，信噪比可以提高3 dB。在產(chan) 生的電壓過大或功耗過高之前，此趨勢一直是正確的。

2. 所有噪聲源的噪聲頻譜密度可以相加，帶寬可以在最後計算時加以考慮

將多個(ge) 噪聲源的噪聲頻譜密度(nV/√Hz)加總（電壓噪聲源按平方和開根號），而不分別計算各噪聲源的rms噪聲，可以節省時間，但這種簡化僅(jin) 適用於(yu) 各噪聲源看到的帶寬相同的情況。如果各噪聲源看到的帶寬不同，簡單加總就變成一個(ge) 可怕的陷阱。圖1顯示了過采樣係統中的情況。從(cong) 噪聲頻譜密度看，係統總噪聲似乎以增益放大器為(wei) 主，但一旦考慮帶寬，各級貢獻的rms噪聲其實非常相近。

圖1. 使用rms噪聲而不是頻譜密度進行噪聲計算的理由

3. 手工計算時必須包括每一個(ge) 噪聲源

設計時有人可能忍不住要考慮每一個(ge) 噪聲源，但設計工程師的時間是寶貴的，這樣做在大型設計中會(hui) 非常耗時。全麵的噪聲計算最好留給仿真軟件去做。不過，設計人員如何簡化設計過程需要的手工噪聲計算呢？答案是忽略低於(yu) 某一閾值的不重要噪聲源。如果一個(ge) 噪聲源是主要噪聲源（或任何其他折合到同一點的噪聲源）的1/5 erms值，其對總噪聲的貢獻將小於(yu) 2%，可以合理地予以忽略。設計人員常會(hui) 爭(zheng) 論應當把該閾值選在哪裏，但無論是1/3、1/5還是1/10 （分別使總噪聲增加5%、2%和0.5%），在設計達到足以進行全麵仿真或計算的程度之前，沒必要擔心低於(yu) 該閾值的較小噪聲源。

4. 應挑選噪聲為(wei) ADC 1/10的ADC驅動器

模數轉換器(ADC)數據手冊(ce) 可能建議利用噪聲為(wei) ADC 1/10左右的低噪聲ADC驅動放大器來驅動模擬輸入。但是，這並非總是最佳選擇。在一個(ge) 係統中，從(cong) 係統角度權衡ADC驅動器噪聲常常是值得的。

首先，如果係統中ADC驅動器之前的噪聲源遠大於(yu) ADC驅動器噪聲，那麽(me) 選擇超低噪聲ADC驅動器不會(hui) 給係統帶來任何好處。換言之，ADC驅動器應與(yu) 係統其餘(yu) 部分相稱。

其次，即使在隻有一個(ge) ADC和一個(ge) 驅動放大器的簡單情況下，權衡噪聲並確定其對係統的影響仍是有利的。通過具體(ti) 數值可以更清楚地了解其中的理由。考慮一個(ge) 係統采用16位ADC，其SNR值相當於(yu) 100 μV rms噪聲，用作ADC驅動器的放大器具有10μV rms噪聲。按和方根加總這些噪聲源，得到總噪聲為(wei) 100.5 μVrms，非常接近ADC單獨的噪聲。可以考慮下麵兩(liang) 個(ge) 讓放大器和ADC更為(wei) 平衡的方案，以及它們(men) 對係統性能的影響。如果用類似的18位ADC代替16位ADC，前者的額定SNR相當於(yu) 40 μV rms噪聲，則總噪聲變為(wei) 41 μV rms。或者，如果保留16位ADC，但用更低功耗的放大器代替上述驅動器，該放大器貢獻30 μV rms噪聲，則總噪聲變為(wei) 104 μV rms。就係統性能而言，以上兩(liang) 種方案之一可能是比原始組合更好的選擇。關(guan) 鍵是要權衡利弊以及其對係統整體(ti) 的影響。

5. 直流耦合電路中必須始終考慮1/f噪聲

1/f噪聲對超低頻率電路是一大威脅，因為(wei) 許多常用噪聲抑製技術，像低通濾波、均值和長時間積分等，對它都無效。然而，許多直流電路的噪聲是以白噪聲源為(wei) 主，1/f噪聲對總噪聲無貢獻，因而不用計算1/f噪聲。為(wei) 了弄清這種效應，考慮一個(ge) 放大器，其1/f噪聲轉折頻率fnc為(wei) 10 Hz，寬帶噪聲為(wei) 10 nV/√Hz。對於(yu) 各種帶寬，計算10秒采集時間內(nei) 包含和不含1/f噪聲兩(liang) 種情況下的電路噪聲，以確定不考慮1/f噪聲的影響。當帶寬為(wei) fnc的100倍時，寬帶噪聲開始占主導地位；當帶寬超過fnc的1000倍時，1/f噪聲微不足道。現代雙極性放大器可以具有比10 Hz低很多的噪聲轉折頻率，零漂移放大器則幾乎完全消除了1/f噪聲。

表1. 1/f噪聲影響與(yu) 電路帶寬的關(guan) 係示例

6. 因為(wei) 1/f噪聲隨著頻率降低而提高，所以直流電路具有無限大噪聲

雖然直流對電路分析是一個(ge) 有用的概念，但真實情況是，如果認為(wei) 直流是工作在0 Hz，那麽(me) 實際上並不存在這樣的事情。隨著頻率越來越低，趨近0 Hz，周期會(hui) 越來越長，趨近無限大。這意味著存在一個(ge) 可以觀測的最低頻率，哪怕電路在理論上是直流響應。該最低頻率取決(jue) 於(yu) 采集時長或孔徑時間，也就是觀測器件輸出的時長。如果一名工程師開啟器件並觀測輸出100秒，則其能夠觀測到的最低頻率偽(wei) 像將是0.01 Hz。這還意味著，此時可以觀測到的最低頻率噪聲也是0.01 Hz。

現在通過一個(ge) 數值例子來展開說明，考慮一個(ge) DC至1 kHz電路，連續監控其輸出。如果在前100秒觀測到電路中一定量的1/f噪聲，從(cong) 0.01 Hz至1 kHz（5個(ge) 十倍頻程的頻率），則在30年（約1nHz，12個(ge) 十倍頻程）中觀測到的噪聲量可計算為(wei) √12/5 = 1.55，或者說比前100秒觀測到的噪聲多55%。這種增加幾乎沒有任何意義(yi) ，即使考慮最差情況——1/f噪聲持續增加到1 nHz（目前尚無測量證據）——也是如此。理論上，如果沒有明確定義(yi) 孔徑時間，1/f噪聲可以計算到一個(ge) 等於(yu) 電路壽命倒數的頻率。實踐中，電路在如此長時間內(nei) 的偏差以老化效應和長期漂移為(wei) 主，而不是1/f噪聲。許多工程師為(wei) 直流電路的噪聲計算設定0.01 Hz或1 mHz之類的最低頻率，以使計算切合實際。

7. 噪聲等效帶寬會(hui) 使噪聲倍增

噪聲等效帶寬(NEB)對噪聲計算是一個(ge) 很有用的簡化。由於(yu) 截止頻率以上的增益不是0，某些超出電路帶寬的噪聲會(hui) 進入電路中。NEB是計算的理想磚牆濾波器的截止頻率，它會(hui) 放入與(yu) 實際電路相同的噪聲量。NEB大於(yu) –3 dB帶寬，已針對常用濾波器類型和階數進行計算，例如：對於(yu) 單極點低通濾波器，它是–3dB帶寬的1.57倍，寫(xie) 成公式就是NEB1-pole = 1.57 × BW3dB。然而，關(guan) 於(yu) 應把該乘法因數放在噪聲公式中的何處，似乎一直存在混淆。請記住，NEB調節的是帶寬，而非噪聲，因此應在根號下麵，如下式所示：

8. 電壓噪聲最低的放大器是最佳選擇

選擇運算放大器時，電壓噪聲常常是設計人員唯一考慮的噪聲規格。其實電流噪聲同樣不能忽略。除非在有輸入偏置電流補償(chang) 等特殊情況下，電流噪聲通常是輸入偏置電流的散粒噪聲：in = √2 × q × IB。電流噪聲通過源電阻轉換為(wei) 電壓，因此，如果放大器輸入端前麵有一個(ge) 大電阻，那麽(me) 電流噪聲對係統噪聲的貢獻可能大於(yu) 電壓噪聲。電流噪聲會(hui) 成為(wei) 問題的典型情況是使用低噪聲運算放大器且其輸入端串聯一個(ge) 大電阻時。例如，考慮低噪聲運算放大器ADA4898-11，其輸入端串聯一個(ge) 10 kΩ電阻。ADA4898-1的電壓噪聲為(wei) 0.9 nV/√Hz，10 kΩ電阻的噪聲為(wei) 12.8 nV/√Hz，2.4 pA/√Hz電流噪聲乘以10 kΩ電阻等於(yu) 24nV/√Hz這是係統中的最大噪聲源。在類似這種電流噪聲占主導地位的情況下，常常可以找到電流噪聲較低的器件，從(cong) 而降低係統噪聲；對精密放大器尤其如此，不過高速FET輸入運算放大器對高速電路也可能有幫助。例如，若不選擇ADA4898-1（從(cong) 而得不到電壓噪聲低至0.9 nV/√Hz的好處），可以選擇AD8033或ADA4817-1等JFET輸入放大器。

9. 在第一級提供大部分增益可實現最佳噪聲性能

為(wei) 了實現更好的噪聲性能，常常建議在第一級提供增益，這是對的，因為(wei) 信號會(hui) 比隨後各級的噪聲要大。然而，這樣做的缺點是會(hui) 削弱係統能夠支持的最大信號。某些情況下，與(yu) 其在第一級提供很大一部分增益（雖然這樣可以提高測量靈敏度，但會(hui) 限製動態範圍），不如限製第一級提供的增益，並用高分辨率進行數字化處理，使靈敏度和動態範圍都達到最大。

10. 給定阻值時，所有類型電阻的噪聲相同

電阻的約翰遜噪聲非常重要，以至於(yu) 我們(men) 需要一個(ge) 簡單的公式來計算某一電阻在某一溫度下的噪聲。然而，約翰遜噪聲是電阻中可以觀測到的最小噪聲，而且並非所有類型的電阻都有同等噪聲。還有過量噪聲，它是電阻中1/f噪聲的來源之一，與(yu) 電阻類型密切相關(guan) 。過量噪聲（有時候也誤稱為(wei) 電流噪聲）與(yu) 電流在非連續介質中流動的方式有關(guan) 。它被規定為(wei) 噪聲指數(NI)，單位為(wei) dB，以每十倍頻程1 μV rms/Vdc為(wei) 基準。這意味著：如果一個(ge) 0 dB NI的電阻上有1 Vdc電壓，則給定十倍頻程時的過量噪聲為(wei) 1 μV rms。碳和厚膜電阻的NI最高，可能高達+10 dB左右，在信號路徑的噪聲敏感部分中最好避免使用。薄膜電阻一般要好得多，約為(wei) –20 dB；金屬箔和繞線電阻可以低於(yu) –40 dB。

11. 給定足夠長的采集時間，均值法可將噪聲降至無限小

一般認為(wei) 均值法可將噪聲降低均值數的平方根倍。這在一定條件下是成立的，即NSD必須保持平坦。然而，在1/f範圍內(nei) 和其他幾種情況下，這種關(guan) 係不成立。考慮在一個(ge) 以恒定頻率fs采樣的係統中使用均值法，對n個(ge) 樣本求均值並進行1/n抽取，返回m個(ge) 抽取樣本。取n個(ge) 平均值會(hui) 將抽取後的有效采樣速率變為(wei) fs/n，係統看到的有效最大頻率降低n倍，白噪聲降低√n倍。然而，獲得m個(ge) 樣本的時間也會(hui) 延長n倍，因此係統可以看到的最低頻率也會(hui) 降低n倍（記住，沒有0 Hz這種事）。取的均值數越多，頻段上的這些最大和最小頻率就越往下移。一旦最大和最小頻率均在1/f範圍內(nei) ，總噪聲便僅(jin) 取決(jue) 於(yu) 這些頻率之比，再提高均值數對降低噪聲沒有進一步的好處。同樣的道理也適用於(yu) 多斜率等積分ADC的長積分時間。除了數學上的限製以外，還存在其他實際限製。例如，若量化噪聲是主要噪聲源，使得直流輸入電壓下的ADC輸出為(wei) 一個(ge) 無閃爍的恒定碼，則任何數量的均值都會(hui) 返回同一個(ge) 碼。

參考電路

Motchenbacher，C. D.和J. A. Connelly。低噪聲電子係統設計。Wiley，1993年。

作者

Scott Hunt是ADI公司線性和精密技術部（美國馬薩諸塞州威明頓市）的係統應用工程師，主要從(cong) 事精密儀(yi) 器儀(yi) 表工作。Scott於(yu) 2011年作為(wei) 一名產(chan) 品應用工程師加入ADI公司，負責儀(yi) 表放大器等高性能集成式精密放大器。他擁有倫(lun) 斯勒理工學院電氣和計算機係統工程學士學位。Scott榮獲ADI公司2015年傑出技術寫(xie) 作獎和2015年傑出計劃支持獎。