1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於(yu) COMS電路的最低高電平（一般為(wei) 3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，以提高輸出的搞電平值。

3、為(wei) 加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS芯片上，為(wei) 了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chan) 生降低輸阻抗，提供泄荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平，從(cong) 而提高芯片輸入信號的噪聲容限增強抗幹擾能力。

6、提高總線的抗電磁幹擾能力。管腳懸空就比較容易接受外界的電磁幹擾。

7、長線傳(chuan) 輸中電阻不匹配容易引起反射波幹擾，加上下拉電阻是電阻匹配，有效的抑製反射波幹擾。

對於(yu) TTL或CMOS,到底要不要加,加上拉或下拉,根據具體(ti) 電路決(jue) 定.一般原則為(wei) :

1.若隻有上臂OC輸出的門電路,再接至下一級高阻輸入時,一般要加下拉.

2.若隻有下臂OC輸出的門電路,則需加上拉.

3.若具有上\下臂輸出的門電路,則不般不需加.

具體(ti) 數值,要根據驅動能力,線長,頻率,靜電要求,省電要求等等確定.