在計數體(ti) 製中，通常用的是十進製，它有0，1，2，3，…，9十個(ge) 數碼，用它們(men) 來組成一個(ge) 數。但在數字電路中，為(wei) 了把電路的兩(liang) 個(ge) 狀態(1態和0態)和數碼對應起來，采用二進製較為(wei) 方便，二進製隻有0和1兩(liang) 個(ge) 數碼。

十進製是以10為(wei) 底數的計數體(ti) 製，例如

二進製是以2為(wei) 底數的計數體(ti) 製，例如

二進製數11011相當於(yu) 十進製數27。

二進製加法器是數字電路的基本部件之一。二進製加法運算同邏輯加法運算的含義(yi) 是不同的。前者是數的運算，而後者表示邏輯關(guan) 係。二進製加法是“逢二進一”，即1+1=10，而邏輯加則為(wei) 1+1=1。

1、半加器

所謂“半加”，就是隻求本位的和，暫不管低位送來的進位數。半加器的邏輯狀態表見表1。

其中，A和B是相加的兩(liang) 個(ge) 數，S是半加和數，C是進位數。

由邏輯狀態表可寫(xie) 出邏輯式：

並由此畫出圖1(a)的邏輯圖。圖1(b)是半加器的邏輯符號。

(a)邏輯圖	(b)邏輯符號
圖1半加器邏輯圖及其邏輯符號

2、全加器

當多位數相加時，半加器可用於(yu) 最低位求和，並給出進位數。第二位的相加有兩(liang) 個(ge) 待加數，還有一個(ge) 來自低位送來的進位數。這三個(ge) 數相加，得出本位和數(全加和數)和進位數，這就是“全加”，表2是全加器的邏輯狀態表

表2全加器邏輯狀態圖
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 1 1 0 1 0 0 1	0 0 0 1 0 1 1 1

全加器可用兩(liang) 個(ge) 半加器和一個(ge) 或門組成，如圖2(a)所示。在第一個(ge) 半加器中相加，得出的結果再和在第二個(ge) 半加器中相加，即得出全加和。兩(liang) 個(ge) 半加器的進位數通過或門輸出作為(wei) 本位的進位數。圖2(b)是全加器的邏輯符號。

(a)邏輯圖	(b)邏輯符號
圖2 全加器邏輯圖及其邏輯符號

例1、用4個(ge) 全加器組成一個(ge) 邏輯電路以實現兩(liang) 個(ge) 4位的二進製數A—1101(十進製為(wei) 13)和B—1011(十進製為(wei) 11)的加法運算。

解：

邏輯電路如圖3所示，和數是S—11000(十進製數為(wei) 24)。根據全加器的邏輯狀態表自行分析。

這種全加器的任意一位的加法運算，都必須等到低位加法完成送來進位時才能進行。這種進位方式稱為(wei) 串行進位，它的缺點是運算速度慢，但其電路比較簡單，因此在對運算速度要求不高的設備中，仍不失為(wei) 一種可取的全加器。T692集成加法器就是這種串行加法器。