前麵分析組合邏輯電路時，都沒有考慮門電路的延遲時間對電路產(chan) 生的影響。實際上，從(cong) 信號輸入到穩定輸出需要一定的時間。由於(yu) 從(cong) 輸入到輸出的過程中，不同通路上門的級數不同，或者門電路平均延遲時間的差異，使信號從(cong) 輸人經不同通路傳(chuan) 輸到輸出級的時間不同
。由於(yu) 這個(ge) 原因，可能會(hui) 使邏輯電路產(chan) 生錯誤輸出。通常把這種現象稱為(wei) 競爭(zheng) 冒險。

一、產(chan) 生競爭(zheng) 冒險的原因

　　首先來分析下圖所示電路的工作情況，可以建立競爭(zheng) 冒險的概念
。

　　在圖中，與(yu) 門G₂的輸入是Ａ和兩(liang) 個(ge) 互補信號。由於(yu) G₁的延遲，的下降沿要滯後於(yu) Ａ的上升沿，因此在很短的時間間隔內(nei) ，G₂的兩(liang) 個(ge) 輸入端都會(hui) 出現高電平，致使它的輸出出現一個(ge) 高電平窄脈衝(chong) （它是按邏輯設計要求不應出現的幹擾脈衝(chong) ），見圖中的波形部分所示。與(yu) 門G₂的２個(ge) 輸入信號分別由G₁和Ａ端兩(liang) 個(ge) 路徑在不同的時刻到達的現象，通常稱為(wei) 競爭(zheng) ，由此而產(chan) 生輸出幹擾脈衝(chong) 的現象稱為(wei) 冒險。
　　下麵進一步分析組合邏輯電路產(chan) 生競爭(zheng) 冒險的原因。

　　設有一個(ge) 邏輯電路如上圖所示，其工作波形如下圖所示。它的輸出邏輯表達式為(wei) 。由此式可知,當Ａ和Ｂ都為(wei) 1時，L＝1，與(yu) C的狀態無關(guan) 。但是，由波形圖可以看出，在Ｃ由１變０時，Ｃ由０變１有一延遲時間，在這個(ge) 時間間隔內(nei) ,G₂和G₃的輸出ＡＣ和同時為(wei) ０，而使輸出出現一負跳變的窄脈衝(chong) ，即冒險現象。這是產(chan) 生競爭(zheng) 冒險的原因之一，其他原因這裏不作詳述。

　　由以上分析可知，當電路中存在由反相器產(chan) 生的互補信號，且在互補信號的狀態發生變化時可能出現冒險現象

二、消去競爭(zheng) 冒險的方法

　　針對上述原因，可以采取以下措施消去競爭(zheng) 冒險現象。

1.發現並消掉互補變量

　　例如，函數式，在Ｂ＝Ｃ＝０時，
。若直接根據這個(ge) 邏輯表達式組成邏輯電路，則可能出現競爭(zheng) 冒險。可以將該式變換為(wei) ，這裏已將消掉。根據這個(ge) 表達式組成邏輯電路就不會(hui) 出現競爭(zheng) 冒險。

2.增加乘積項

　　對於(yu) 下圖中所示的邏輯電路(a)，可以根據邏輯代數中的常用恒等式，在其輸出邏輯表達式中增加乘積項AB。這時，
，對應的邏輯電路如圖(b)所示。由前麵的分析可知，出現負跳變窄脈衝(chong) 處，正是Ａ和Ｂ均為(wei) １時。顯然，對於(yu) 圖(b)所示電路，當Ａ＝Ｂ＝１時，G₅輸出為(wei) １，G₄輸出亦為(wei) １，這就消除了C跳變時對輸出狀態的影響，從(cong) 而消去了競爭(zheng) 冒險。

(a)

(b)

3. 輸出端並聯電容器

　　如果邏輯電路在較慢速度下工作，為(wei) 了消去競爭(zheng) 冒險，可以在輸出端並聯——電容器，其容量為(wei) 4～20pF之間,比如可以在右圖的電路的輸出端並聯一個(ge) 電容Ｃ，如下圖所示。由於(yu) 或門G₄存在——輸出電阻R0，致使輸出波形上升沿和下降沿的變化變得比較緩慢。因此對於(yu) 很窄的負跳變脈衝(chong) 起到平滑的作用，如下圖中的波形所示。顯然，這時在輸出端不會(hui) 出現邏輯錯誤。