什麽是組合邏輯電路

　　一、定義(yi)

　　若一個(ge) 邏輯電路在任何時刻產(chan) 生的穩定輸出信號僅(jin) 僅(jin) 取決(jue) 於(yu) 該時刻的輸入信號，而與(yu) 過去的輸入信號無關(guan) ，即與(yu) 輸入信號作用前的電路狀態無關(guan) ，則稱該電路為(wei) 組合邏輯電路。

　　二、結構框圖

　　組合邏輯電路是由各種邏輯門電路相互連接構成的，其結構框圖如圖1所示。

　　圖中，X1，X2，…，Xn是電路的n個(ge) 輸入信號，F1，F2，…，Fm是電路的m個(ge) 輸出信號。輸出信號是輸入信號的函數。

　　組合電路的邏輯功能可用一組邏輯函數表達式進行描述，函數表達式可表示為(wei)

　　Fi = fi（X1，X2，…，Xn） i = 1，2，…，m

　　三、特點

　　組合邏輯電路具有兩(liang) 個(ge) 特點：

　　1、由邏輯門電路組成，電路中不包含任何記憶元件；

　　2、信號是單向傳(chuan) 輸的，電路中不存在任何反饋回路。

　　四、組合邏輯電路原理

　　組合邏輯電路是指在任何時刻，輸出狀態隻決(jue) 定於(yu) 同一時刻各輸入狀態的組合，而與(yu) 電路以前狀態無關(guan) ，而與(yu) 其他時間的狀態無關(guan) 。其邏輯函數如下

　　Li=f（A1，A2，A3……An） （i=1，2，3…m）

　　其中，A1~An為(wei) 輸入變量，Li為(wei) 輸出變量。

　　組合邏輯電路的特點歸納如下：

　　① 輸入、輸出之間沒有返饋延遲通道；

　　② 電路中無記憶單元。

　　對於(yu) 第一個(ge) 邏輯表達公式或邏輯電路，其真值表可以是惟一的，但其對應的邏輯電路或邏輯表達式可能有多種實現形式，所以，一個(ge) 特定的邏輯問題，其對應的真值表是惟一的，但實現它的邏輯電路是多種多樣的。在實際設計工作中，如果由於(yu) 某些原因無法獲得某些門電路，可以通過變換邏輯表達式變電路，從(cong) 而能使用其他器件來代替該器件。

　　同時，為(wei) 了使邏輯電路的設計更簡潔，通過各方法對邏輯表達式進行化簡是必要的。組合電路可用一組邏輯表達式來描述。設計組合電路直就是實現邏輯表達式。要求在滿足邏輯功能和技術要求基礎上，力求使電路簡單、經濟、可靠、實現組合邏輯函數的途徑是多種多樣的，可采用基本門電路，也可采用中、大規模集成電路。其一般設計步驟為(wei) ：

　　① 分析設計要求，列真值表；

　　② 進行邏輯和必要變換。得出所需要的最簡邏輯表達式；

　　③ 畫邏輯圖。

　　五、類型

　　根據電路輸出端是一個(ge) 還是多個(ge) ，通常將組合邏輯電路分為(wei) 單輸出組合邏輯電路和多輸出組合邏輯電路兩(liang) 種類型。

　　組合邏輯電路有哪些（4款組合邏輯電路設計的電路圖）

　　組合邏輯電路的設計（一）

　　下麵的組合邏輯電路圖是：3個(ge) 輸入端，1個(ge) 輸出端，當有兩(liang) 個(ge) 或兩(liang) 個(ge) 以上輸入為(wei) 1時，輸出為(wei) 1，否則輸出為(wei) 0。

　　組合邏輯電路的設計（二）

　　下麵的組合邏輯電路圖是：用與(yu) 非門設計一個(ge) 1位十進製數的數值範圍指示器，設這個(ge) 1位十進製數為(wei) X，電路輸入為(wei) A、B、C和D，X=8A+4B+2C+D，要求當X 〉5時輸入F為(wei) 1，否則為(wei) 0。該電路實現了四舍五入功能。

　　組合邏輯電路的設計（三）

　　下圖的邏輯電路圖是：已知某組合邏輯電路輸入信號A、B、C，輸出信號F，其波形如所示。

　　組合邏輯電路的設計（四）

　　下圖的邏輯電路圖是：設計一個(ge) 三線排隊組合電路，其邏輯功能是： 信號A、B、C通過排隊電路分別由輸出，在同一時間內(nei) 隻能有一個(ge) 信號通過，如果同時有兩(liang) 個(ge) 或兩(liang) 個(ge) 以上的信號出現時，則輸入信號按A、B、C順序通過。要求用與(yu) 非門實現。