18luck网站

18luck网站電子設計 | 18luck网站Rss 2.0 會員中心 會員注冊
搜索: 您現在的位置: 18luck网站 >> 基礎入門 >> 數字電子電路
  • 2018/11/24什麽是組合邏輯電路?組合邏輯電路的特點和結構框圖
  • 一、定義   若一個邏輯電路在任何時刻產生的穩定輸出信號僅僅取決於該時刻的輸入信號,而與過去的輸入信號無關,即與輸入信號作用前的電路狀態無關,則稱該電路為組合邏輯電路。 二、結構框圖   組合邏輯電路是 ...[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:863
  • 2018/11/24同步時序邏輯電路的分析舉例
  • 例1 試分析圖1所示時序邏輯電路解:分析過程如下:1.寫出各邏輯方程式(1)這是一個同步時序電路,各觸發器CP 信號的邏輯表達式可以不寫。(2)輸出方程Z =Q1nQ0n(3)驅動方程J0=1 K0=1 2.將驅動方程代入相應的JK觸發器的 ...[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:2927
  • 2018/11/24組合邏輯電路的險象
  • 一、競爭現象與險象的產生   邏輯電路中各路徑上延遲時間的長短與信號經過的門的級數有關,與具體邏輯門的時延大小有關,還與導線的長短有關,因此,輸入信號經過不同路徑到達輸出端的時間有先有後,這種現象稱為 ...[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:1304
  • 2018/11/24數字電路基本概念的理解
  • 1)數字電路中工作的信號是數字信號,這種信號在時間上和數值上都是離散的。在二進製係統中,數碼隻有1和0兩種可能,反映到電路上就是高電平和低電平或開關通斷、電流有無等。 而在模擬電路中工作的信號是模擬信號,這種信號在時間上和數值上都是連續變化的。時間上連續是指任意時刻有一個相對的值。數值上連續是指可以是在一定範圍內的任意 ...[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:1195
  • 2018/11/24數字電路尖峰電流的形成和抑製方法
  • 尖峰電流的形成:   數字電路輸出高電平時從電源拉出的電流Ioh和低電平輸出時灌入的電流Iol的大小一般是不同的,即:Iol>Ioh。以下圖的TTL與非門為例說明尖峰電流的形成:      輸出電壓如右圖(a)所示,理論上電源電流 ...[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:920
  • 2018/11/24數字電路為什麽是低電平有效
  • 設計時常常是低電平有效,本文講解一下內因,大家有興趣的看看。 事實上,它是由常用的電路結構所決定的,低電平時電路往往有較高電平時更低的環路阻抗,而低阻抗則意味著抗幹擾能力更強。結合實際講一個有用的例子來加深印象: 我們 ...[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:833
  • 2018/11/14數字電路三態輸出邏輯符號
  • 數字電路三態輸出功能的邏輯表示符號及功能表如下圖所示。圖中電路輸出端到底處於何種狀態,需要一個專門的輸入端來控製,該輸入端“Dis”稱之為“禁止輸入端”。[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:1202
  • 2018/11/14基於NE555和CD4017的二進製轉十進製數字電路
  • 該電路主要由兩個集成塊組成,一個是NE555,產生二進製變化、且頻率可調的方波。另一個是CD4017,將二進製轉換為十進製的數字譯碼器,按滿十進位的自然法則循環。該電路分為四個部分,即電源電路、振蕩電路、譯碼電路和光源電路。[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:1449
  • 2018/11/13數字電路 三路搶答器電路
  • 下圖是智力競賽用的三路搶答器電路。裁判按下開關SA4,觸發器全部被置零,進入準備狀態。這時Q1~Q3均為1,搶答燈不亮;門1和門2輸出為0,門3和門4組成的音頻振蕩器不振蕩,揚聲器無聲。[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:1899
  • 2018/10/22如何根據真值表反推邏輯表達式
  • 如何根據真值表反推邏輯表達式-一般我們都是采用公式法或者卡諾圖的方法。不過用程序自動化來實現,這兩種方法都不合適。在計算邏輯代數裏麵有個叫做Quine-McCluskey(奎因-麥克拉斯基)算法的,用於化簡邏輯公式的,並且它還給出了檢查布爾函數是否達到了最小化形式的確定性方法。[閱讀全文]
  • 來源:本站原創作者:佚名點擊數:2020
214 個文章  首頁 | 上一頁 | 1 2 3 4 5 6 7 8 9 | 下一頁 | 尾頁  20個文章/頁  轉到第
最新文章
關於我們 - 聯係我們 - 廣告服務 - 友情鏈接 - 網站地圖 - 版權聲明 - 在線幫助 - 文章列表
返回頂部
刷新頁麵
下到頁底
晶體管查詢